Switching circuit	
Patent Number:	□ <u>EP1003272</u>
Publication date:	2000-05-24
Inventor(s):	IGARASHI SEIKI (JP); FUJIHIRA TATSUHIKO (JP)
Applicant(s):	FUJI ELECTRIC CO LTD (JP)
Requested Patent:	☐ <u>JP2000156978</u>
Application Number:	EP19990308724 19991103
Priority Number(s):	JP19980326588 19981117
IPC Classification:	H02M3/00
EC Classification:	H02M3/00, H01L29/78B2
Equivalents:	
Abstract	
A switching circuit is constructed in such a manner that a condenser is connected in parallel to a switching element such as a MOSFET to perform a resonance operation with an inductance. A super-junction MOSFET with a small ON resistance and a large output capacitance is used as a switching element. Thereby the conduction loss decreases, and the necessity for a parallel condenser is eliminated or the parallel condenser is replaced with a condenser having a smaller capacitance than the parallel condenser.	

Data supplied from the esp@cenet database - I2

## BEST AVAILABLE CO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-156978 (P2000-156978A)

(43)公開日 平成12年6月6日(2000.6.6)

(51) Int.Cl.7

識別記号

FΙ

テーマコート・(参考)

H 0 2 M 3/28

3/335

H 0 2 M 3/28

T 5H730

3/335

\_

審査請求 未請求 請求項の数2 OL (全 5 頁)

(21)出願番号

特願平10-326588

(22)出願日

平成10年11月17日(1998.11.17)

(71)出顧人 000005234

宫士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72) 発明者 五十嵐 征輝

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(72)発明者 藤平 龍彦

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(74)代理人 100075166

弁理士 山口 巖 (外2名)

Fターム(参考) 5H730 AA14 AA15 AS15 BB26 BB42

BB74 BB75 BB76 DD04 EE02


EE03 EE07

#### (54) 【発明の名称】 ソフトスイッチング回路

#### (57)【要約】

【課題】 発生損失を低減して変換効率を上げ、構成を 簡略化して小型化などを図る。

【解決手段】 MOSFETなどのスイッチング案子と並列にコンデンサを接続し、リアクトルと共振動作をさせるソフトスイッチング回路において、スイッチング素子Q2としてオン抵抗が小さく出力容量の大きな、スーパジャンクションMOSFETと呼ばれる案子を用いることで通電損失を低減させ、大きな出力容量を利用することで従来設けられていた並列コンデンサ(案子Q2に並設されるコンデンサ)を省略した。



# BEST AVAILABLE COPY

#### 【特許請求の範囲】

【請求項1】 スイッチング案子と並列にコンデンサを 接続してインダクタンスとの共振動作を行なうソフトス イッチング回路において、

前記スイッチング素子として、nドリフト層を薄いp層とn層を順次重ね合わせて構成される、スーパージャンクション構造のMOSFETを用いることを特徴とするソフトスイッチング回路。

【請求項2】 前記並列コンデンサとして前記スーパージャンクション構造のMOSFETの出力容量を利用することにより、前記並列コンデンサを省略するか、または並列コンデンサよりも小容量のコンデンサに置き換え可能にしたことを特徴とする請求項1に記載のソフトスイッチング回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、電力変換装置を 低ノイズで高効率化するソフトスイッチング回路に関す る。

#### [0002]

【従来の技術】図8にテレビ(TV)などに適用されている電圧共振回路を示す。Q1がMOS(金属酸化膜)型の電界効果トランジスタ(MOSFET)である。すなわち、直流電源VinにはトランスTrの一次巻線N1とQ1の直列回路が、Q1には逆並列にダイオードD1、並列にコンデンサCsが、トランスTrの二次巻線N2にはダイオードD2とコンデンサCoが、Coには負荷Roがそれぞれ接続されている。なお、ダイオードD1としては、Q1の寄生ダイオードを使用する場合もある。

【0003】その動作は以下の通りである。いま、Q1をオンすると、直流電源Vin→トランス一次巻線N1→Q1の経路で、トランスTrに励磁エネルギーを蓄積する。次に、Q1をオフすると、コンデンサCsに電流が転流しコンデンサ電圧が0から上昇する。コンデンサCsの電圧が入力電圧Vinと出力電圧Vo×N1/N2の和に達すると、トランスTrに蓄えられたエネルギーが二次巻線N2→ダイオードD2→コンデンサCoの経路で二次側にエネルギーを放出する。次に、トランスTrに蓄えられたエネルギーがなくなると、コンデンサCsに蓄えられた電荷は、コンデンサCsに蓄えられた電荷は、コンデンサCsの番で放出する。コンデンサCsの電圧が0Vとなっても、トランスTrの励磁インダクタンスの電流がダイオードD1を通して直流電源Vinに流れる。

【0004】このダイオードD1に電流を流した状態で、次にQ1をオンする。すると、最初に説明した直流電源Vin→トランス一次巻線N1→Q1の経路で、トランスTrにまた励磁エネルギーを蓄積する。この回路の場合、Q1のオフ時は、並列に接続されているコンデ

ンサ $C_s$ が 0 Vからの充電となるため、いわゆる弩電圧スイッチング(Z VS)となり、スイッチング損失,放射ノイズを発生しない。また、Q 1 のオン時も並列に接続されているダイオードD 1 が導通しているときにオンされるためこの場合もZ VSとなり、スイッチング損失と放射ノイズを発生しない。また、 $C_s$  に蓄えられたエネルギーも、コンデンサ $C_s$   $\rightarrow$  トランス  $T_r$  の励磁インダクタンス  $\rightarrow$  直流電源 V i n の経路で放出するときに電源に回生されるため、殆ど損失とはならない。このようにスイッチング損失が小さく、放射ノイズの少ない回路として T V 装置などに利用されている。

#### [0005]

【発明が解決しようとする課題】図8の回路では、トランスの励磁インダクタンスとコンデンサCsの共振電圧がQ1に印加される。このため、TV装置などに適用されるMOSFETの耐圧は、直流電源電圧が120V程度であるにも係わらず、1800Vクラスの高耐圧品が必要となる。MOSFETのオン抵抗は耐圧の2.5年に比例して大きくなるため、高耐圧のMOSFETは対したが大きくなり、通電損失が大きくなるといったが、近端がある。このオン抵抗を下げるためには、大きなチンプサイズのMOSFETが必要となり、高価となる。さらに、並列コンデンサも数nF~数10nFの高耐圧コンデンサが必要となり、高価になるという問題もある。したがって、この発明の課題は、回路の簡素化を図るとともに、オン抵抗を小さくし発生損失を小さくして変換効率を上げ、冷却体の小形化を図ることなどにある。

#### [0006]

【課題を解決するための手段】このような課題を解決すべく、請求項1の発明では、スイッチング素子と並列にコンデンサを接続してインダクタンスとの共振動作を行なうソフトスイッチング回路において、前記スイッチング素子として、nドリフト層を薄いp層とn層を順次重ね合わせて構成される、スーパージャンクション構造のMOSFETを用いるようにしている。この請求項1の発明においては、前記並列コンデンサとして前記スーパージャンクション構造のMOSFETの出力容量を利用することにより、前記並列コンデンサを省略するか、または並列コンデンサよりも小容量のコンデンサに置き換え可能にすることができる(請求項2の発明)。

#### [0007]

【発明の実施の形態】図1はこの発明の実施の形態を示す回路図である。図8との相違点はQ1をスーパージャンクション構造のMOSFET(以下、スーパージャンクションMOSFETと言い、SJMOSFETとも略記する)Q2に置き換えるとともに、コンデンサCsを省略した点にある。この回路の動作は、図8の説明でQ1をQ2に、また、CsをQ2の出力容量に置き換えれば上記説明がそのまま通用するので、詳細は省略する。すなわち、図1のように構成することにより、スイッチ

ング案子(SJMOSFET)のオン抵抗が低減して通 電損失が減少するとともに、コンデンサCsの省略また は容量低減が可能となる。

【0008】図2にSJMOSFETの構造を示す。図示のように、nドリフト層を薄いp層とn層を順次重ね合わせた構造に置き換えたものである。図3に従来のMOSFETに対するSJMOSFETのオン抵抗比Ron(SJ)/Ron(CONV)と、スイッチング時の電荷比Qon(SJ)/Qon(CONV)特性を示す。すなわち、SJMOSFETは高耐圧のMOSFETほど従来のMOSFETに比べてオン抵抗は小さく、電荷量は大きくなる。例えば、1800Vクラスの素子の場合、オン抵抗で約40分の1、電荷量で20倍に増加する。

【0009】なお、スーパージャンクションMOSFET (SJMOSFET) については、"Jpn. J. Appl. Phys. Vol. 36 (1997), pp. 6254~6262, Partl. No. 10. October 1997"、または、"Proceedings of 1998 International Symposium on Power Semiconductor Devices & ICs, Kyotopp. 423~426"などを参照されたい。

【0010】図4に印加電圧 $V_{DS}$ に対する出力容量 $C_{OSS}$  特性を示す。従来のMOSFET (CONV) は10 V程度から $C_{OSS}$  が急激に低下する特性であるが(① 参照)、SJMOSFETは $V_{DS}$ が約200 V程度から急激に低下する特性となる(②参照)。図5にターンオフ時のスイッチング動作を示す。従来回路では並列接続された定静電容量 $C_{SS}$ を充電する動作となり、印加電圧が小さいときの電圧上昇率はOのように大きく(急峻に)なる。これに対し、SJMOSFETの $C_{OSS}$  は $V_{DS}$ が約200 V程度までは非常に大きくなるため、印加電圧が小さいときの電圧上昇率はOのように、従来回路に比べ小さく(なだらかに)なる。ターンオフ時のスイッチング損失は、素子の電圧 $V_{DS}$ と電流  $I_{DS}$ との積で示されることから、SJMOSFETを用いた方が損失がより低減することになる。

【0011】図6に部分共振回路の例を示す。すなわち、直流電源VinにトランスTrの一次巻線N1とSJMOSFETQ3との直列回路が、このQ3には逆並列にダイオードD3、並列にコンデンサCsおよびトランスTrの三次巻線N3とダイオードD9とQ4との直列回路が、トランスTrの二次巻線N2にはダイオードD2とコンデンサCoには負荷Roがそれぞれ接続されている。ダイオードD3は、Q3の寄生ダイオードを使用する場合もある。

【0012】この回路は、Q3をターンオンさせるとき、先にQ4をオンさせてコンデンサCsとQ3の出力容量を放電し、零電圧の状態でQ3をオンさせるため、 2VS動作となる。また、ターンオフもコンデンサCs

### **BEST AVAILABLE COPY**

およびQ3の出力容量を0Vから充電するため、ZVS動作となる。したがって、この回路も、スイッチング損失が少なく、放射ノイズを小さくできるだけでなく、SJMOSFETQ3を用いることで、従来のMOSFETよりもオン抵抗が減少して通電損失が低減される。また、出力容量が増加するため、コンデンサCsの容量を低減することができる。

【0013】図7に電流共振、電圧共振回路(複合共振回路)の例を示す。すなわち、直流電源VincsJMOSFETQ5、Q6の直列回路とコンデンサ $C_{s3}$ 、 $C_{s4}$ の直列回路とを並列に、Q5にはダイオードD5とコンデンサ $C_{s1}$ を並列に、Q6にはダイオードD6とコンデンサ $C_{s2}$ を並列に、Q5とQ6の接続点と $C_{s3}$ と $C_{s4}$ の接続点間にリアクトルL1とトランスTrの一次巻線の直列回路を、トランスTrの二次巻線、三次巻線にはダイオードD7、D8、コンデンサCoの整流回路を、コンデンサCoには負荷Roをそれぞれ接続して構成される。

【0014】この回路も、Q5とQ6を交互にオンさせることにより、ZVS(スイッチング)動作が可能であるが、ここでは、Q5の動作について説明する。すなわち、Q5がオンするときにはコンデンサ $C_{s1}$ が0Vであるため、ZVS動作となる。Q5がターンオフする時には、先にQ6をオフさせる。すると、リアクトルL1に流れていた電流はL1 $\rightarrow C_{s1} \rightarrow V$ in $\rightarrow C_{s4} \rightarrow T$ rの一次巻線の経路に転流し、 $C_{s1}$ の電圧を0にする。この状態でQ5をオンさせることで、ZVS動作となる。このでQ5をオンさせることで、ZVS動作となる。こので取でもSJMOSFETQ5,Q6を用いることで、従来のMOSFETよりもオン抵抗が減少して通電損失が低減される。また、出力容量が増加するため、コンデンサ $C_{s1}$ 、 $C_{s2}$ の容量を低減することができる。

【0015】以上では、電圧共振回路,部分共振回路, 複合共振回路について説明したが、この発明はスイッチング素子と並列にコンデンサを接続して構成される、ソフトスイッチング回路一般に適用することができる。

#### [0016]

【発明の効果】この発明によれば、スイッチング案子と並列にコンデンサを接続して構成されるソフトスイッチング回路の、上記スイッチング素子のオン抵抗を低減することができるため、通電損失が低減して変換効率を向上することができ、その結果、冷却体などを低減でき装置の小形化が達成される。また、スイッチング素子と並列に接続されるコンデンサを無くすか、または少なくできるため、部品点数が減って小形となり装置の低コスト化を実現することが可能となる。

#### 【図面の簡単な説明】

【図1】この発明の第1の実施の形態を示す回路図であ ろ

【図2】スーパージャンクションMOSFETの構造説 明図である。 【図3】スーパージャンクションMOSFETのオン抵抗とスイッチング時の電荷説明図である。

【図4】スーパージャンクションMOSFETの出力特性図である。

【図5】スーパージャンクションMOSFETのターン オフ時の動作波形図である。

【図6】この発明の第2の実施の形態を示す回路図である。

【図7】この発明の第3の実施の形態を示す回路図であ

**BEST AVAILABLE COPY** 


る。

【図8】 電圧共振回路の従来例を示す回路図である。 【符号の説明】

Vin…直流電源、Q1, Q4…MOSFET、Q2, Q3, Q5, Q6…スーパージャンクションMOSFE T (SJMOSFET)、D1~D9…ダイオード、C o, Cs, C<sub>S1</sub>~C<sub>S4</sub>…コンデンサ、Tr…トランス、 Ro…抵抗。


【図1】


【図2】



[図3]

[図4]





## BEST AVAILABLE COPY

【図5】

【図6】

